18 Mrz Entwicklungsprojekt: Spezialprozessoren für Edge-Anwendungen
Zukunftsfähige Spezialprozessoren für die Technologiesouveränität in Deutschland standen auf der Tagesordnung einer gemeinsamen Veranstaltung der vom Bundesministerium für Bildung und Forschung (BMBF) geförderten Projekte KI-Mobil, KI-Power und Scale4Edge. In zwei Phasen werden Entwicklungsplattformen für zukunftsfähige Spezialprozessoren (ZuSE) mit Fokus auf Hardware für Edge-Anwendungen und KI-Prozessoren für den Automotive-Bereich entwickelt. Die Auftaktveranstaltung in Kaiserslautern läutete Mitte Februar die zweite Projektphase ein. Zum Start wurde über die Rolle von Prozessoren bei den deutschen/europäischen Bemühungen um Halbleitersouveränität diskutiert. Die 30 beteiligten Partner zeigten zudem die Ergebnisse der ersten Phase.
Adaptiver Testchip mit Sensorik
Das IHP – Leibniz-Institut für innovative Mikroelektronik aus Frankfurt (Oder) präsentierte dabei den TETRISC-SoC-Demonstrator für ein adaptives und fehlertolerantes Mehrkernsystem. Der auf dieser Basis entwickelte Chip besitzt vier Open-Source-RISC-V-Kerne und ist für die Nutzung in zuverlässigkeitskritischen Umgebungen, wie sie in der Luft- oder Raumfahrt vorherrschen, optimiert. „In der ersten Phase des Projektes Scale4Edge haben wir uns vor allem auf den Entwurf des fehlertoleranten Systems mit RISC-V-Kernen konzentriert“, erklärt IHP-Projektleiter Dr.-Ing. Markus Ulbricht. Der entstandene Testchip, der auch in dem vorgeführten Demonstrator seinen Einsatz findet, verfügt über drei Sensoren, die die Temperatur, den Alterungsprozess und die Strahlenbelastung überprüfen. Auf dieser Basis kann sich das System in Echtzeit an diese für die Zuverlässigkeit sehr kritischen und teilweise stark veränderlichen Parameter anpassen. Adaptiv können die Kerne ihre Leistungslast untereinander umverteilen und damit übermäßige Hitzeentwicklung vermeiden, was eine Beschädigung des Systems verhindert. Bei erhöhter Strahlung oder starken Alterungseffekten arbeiten sie redundant, sodass über einen Mehrheitsentscheid stets ein verlässliches Ergebnis vorliegt. „Mit unserer ersten Testversion haben wir vor allem gelernt, wie das System zu entwerfen ist und wo mögliche Schwachstellen liegen“, erklärt Ulbricht. „Sie diente zudem der Analyse der Leistungsaufnahme und maximalen Taktfrequenz.“
In der zweiten Phase wird der entwickelte Chip weiter optimiert und als finaler Schritt einem Bestrahlungstest unterzogen. Zusätzlich will das Team des IHP nicht nur verstärkt auf Open-Source-Systemblöcke setzen, sondern auch das Design soweit wie möglich mit Open-Source-Tools implementieren und das gesamte fehlertolerante System quelloffen zur Verfügung stellen. Das Projekt Scale4Edge läuft in seiner zweiten Phase bis Ende Dezember 2025.
Quelle: www.ihp-microelectronics.com
Bild: Andreas Vörg/Edacentrum
